|
|
הוסיפו מידע על מעסיק
|
מהנדס FPGA
|
|
שאלות מראיונות עבודה לתפקיד
|
|
|
|
|
Theworker >
חומרה
>
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
120 - 111 מתוך 145
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל
פברואר 2016
|
09.07.2017
|
|
|
פרטים לגבי התהליך |
שני ראיונות מקצועיים וראיון HR |
|
שאלות מתוך הראיון |
מה יש יותר בעולם- עצים או אנשים? |
|
תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
יולי 2017
|
|
עצים - אבל צריך להסביר למה זה הגיוני
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת רפאל
יולי 2017
|
07.07.2017
|
|
|
פרטים לגבי התהליך |
מיון לתפקיד במחלקת FPGA בתחום הנדסה |
|
שאלות מתוך הראיון |
יש למצוא בזמן נתון בהינתן אות טריגר את המקסימום עד לרגע זה ואת שני הדגימות לאחר המקסימום ושתי הדגימות לפני המקסימום. |
|
תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
יולי 2017
|
|
שימוש בעשרה רגיסטרים - חמישה רגיסטרים שומרים את המקסימום וארבעת הדגימות מסביב. חמישה רגיסטרים נוספים מקבלים את הכניסה. כל כניסה שנכנסת משוות למקסימום שהתקבל עד כה באמצעות הכנסת האותות למשווה.
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על רפאל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל
ינואר 2010
|
20.06.2017
|
|
|
פרטים לגבי התהליך |
ראיון סטנדרטי, מקצועי ומשאבי אנוש |
|
שאלות מתוך הראיון |
תכנן מכונת מצבים שמזהה מספרים שמתחלקים ב3 |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת רד
יוני 2016
|
18.06.2017
|
|
|
פרטים לגבי התהליך |
2 ראיונות מקצועיים |
|
שאלות מתוך הראיון |
תכנון STATE MACHINE אשר מייצג מספר בין 1 ל-3 שמציין על איזה תור להסתכל על מנת לטפל באנשים אשר מתמקמים באחד התורים באקראי, כך שכל פעם תור אחר ייבחר |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על רד :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת רפאל
מאי 2017
|
27.05.2017
|
|
|
פרטים לגבי התהליך |
ראיון מקצועי ואישי ואחריו מיונים באדם מילוא, סיווג וכו' |
|
שאלות מתוך הראיון |
כיצד ניתן לבדוק שרכיב זיכרון הינו תקין |
|
תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
אוגוסט 2017
|
|
די פשוט, לא? הבסיסי; תכתוב לכל כתובת עם CNTR ולקרוא מכל הכתובות עם משוואה לCNTR אחר שסופר כל זמן שאמור להשתנות הOUTPUT
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על רפאל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אלישרא
ינואר 2017
|
29.04.2017
|
|
|
פרטים לגבי התהליך |
2 ראיונות מקצועיים |
|
שאלות מתוך הראיון |
תכנן מערכת שתזהה סדרת סיגנלים אסינכרונים ברוחב 1/4n sec על ידי FPGA |
|
תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
אפריל 2017
|
|
לחבר את את כניסת האות לכניסת שעון של FF ולחבר את מוצא ה FF לכניסה עם מהפך.
כך שבכל עליית שעון מוצא הFF ישתנה.
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אלישרא :
|
|
יש לכם מה להוסיף ?
|
|
|
|
|
|